


113 學年度第二學期 數位邏輯設計 第三次段考

考試科目	數位邏輯設計	考試範圍	CH8	班級	電一甲/電一乙	座號		姓名	
命題教師	李偉嘉	※答案卡劃記不完全者，扣總分 5 分			※使用答案卡：是 <input checked="" type="checkbox"/> 否 <input type="checkbox"/> ※使用答案卷：是 <input type="checkbox"/> 否 <input checked="" type="checkbox"/>			※補考範圍:ch6-8 共 5 頁	

單選題(25 題，每題 4 分)

1. () 如圖(1)所示同步計數器電路，若初始狀態 $Q_2Q_1Q_0=111$ ，已知第 1 個時脈信號 CLK 正緣觸發後 $Q_2Q_1Q_0=110$ ，則下列敘述何者正確？


- (A) 第 3 個時脈信號正緣觸發後 $Q_2Q_1Q_0=000$
 (B) 第 4 個時脈信號正緣觸發後 $Q_2Q_1Q_0=011$
 (C) 第 5 個時脈信號正緣觸發後 $Q_2Q_1Q_0=100$
 (D) 第 6 個時脈信號正緣觸發後 $Q_2Q_1Q_0=001$



圖(1)

2. () 如圖(2)之計數器，下列敘述何者為真？


- (A) 為 2N 模連波計數器
 (B) 為可控制上/下數之非同步計數器
 (C) 當 $\bar{U}/D = 0$ 時，為下數計數器
 (D) 以上皆非



圖(2)

3. () 如圖(3)正反器之 Q 輸出初始值皆為 0 時，當 A 輸入一固定頻率之方波，則 B 輸出端波形為

- (A)
 (B)
 (C)
 (D)




圖(3)

4. () 如圖(4)所示之計數電路，當所有正反器皆被清除後，才由 clock 輸入時脈訊號，則正反器輸出端 A、B、C 的工作週期各為何？


- (A) A 為 33.3%、B 為 33.3%、C 為 50%
 (B) A 為 25%、B 為 25%、C 為 50%
 (C) A 為 25%、B 為 33.3%、C 為 50%
 (D) A 為 50%、B 為 33.3%、C 為 25%

5. () 如圖(5)所示計數器，假設 CBA 之初始值為 010，經過 4 個 clock 之後，CBA 之值為

- (A)000 (B)011 (C)100 (D)101




圖(4)



圖(5)

113 學年度第二學期 數位邏輯設計 第三次段考





6. () 如圖(6)所示電路，假設 T 型正反器初始值為 000，試問該電路為模數多少之計數器？
 (A) 8 (B) 7 (C) 6 (D) 5




圖(6)

現態 (PS)	次態 (NS)		輸出	
	I = 0	I = 1	I = 0	I = 1
S ₁	S ₂	S ₃	0	1
S ₂	S ₃	S ₁	1	0
S ₃	S ₁	S ₂	1	1


7. () 如表所示之狀態表，所對應的狀態圖應為下列何者？



8. () 由 JK 正反器組成模數 32 之漣波計數器，若每個正反器延遲時間為 20ns，則輸入計時脈衝的最高頻率為多少？
 (A) 50MHz (B) 40MHz (C) 20MHz (D) 10MHz
9. () 由 JK 正反器組成模數 13 之漣波計數器，若輸入為 18.2kHz 之計時脈衝，則其輸出級(MSB)的輸出脈波波形為何？
 (A) 頻率 1.4kHz，工作週期 38.46% (B) 頻率 1.4kHz，工作週期 66.7%
 (C) 頻率 18.2kHz，工作週期 33.33% (D) 頻率 18.2kHz，工作週期 66.7%
10. () 如圖(7)所示計數電路，假設所有正反器輸出的初始值皆為 0，由 CLK 輸入 12kHz 工作週期為 40%，在正常計數情況下，何者敘述不正確？
 (A) 電路具除 8 作用 (B) Q₁ 輸出頻率為 3kHz
 (C) Q₃ 輸出波形為方波 (D) Q₀Q₁Q₂Q₃ 不會輸出 1001 的狀態



圖(7)



圖(8)

11. () 如圖(8)所示電路，依所標示的輸入/輸出端，則該電路應為
 (A) 並列輸入串列輸出(PISO)暫存器 (B) 並列輸入並列輸出(PIPO)暫存器
 (C) 串列輸入並列輸出(SIPO)暫存器 (D) 串列輸入串列輸出(SISO)暫存器

113 學年度第二學期 數位邏輯設計 第三次段考

12. () 如圖(9)所示的狀態圖，其相對應的狀態表為下列何者？

(A)

現態	次態與輸出	
	$I=0$	$I=1$
A	$A, 0$	$B, 0$
B	$B, 1$	$C, 0$
C	$A, 0$	$B, 1$

(C)


現態	次態與輸出	
	$I=0$	$I=1$
A	$C, 0$	$B, 0$
B	$B, 0$	$A, 1$
C	$A, 1$	$A, 0$

(B)

現態	次態與輸出	
	$I=0$	$I=1$
A	$A, 1$	$B, 0$
B	$B, 1$	$A, 1$
C	$C, 0$	$A, 0$

(D)

現態	次態與輸出	
	$I=0$	$I=1$
A	$B, 1$	$A, 1$
B	$C, 0$	$B, 0$
C	$C, 0$	$A, 0$



圖(9)


13. () 如圖(10)，在基本 CMOS 反閘無穩態多諧振盪器電路中，當 $R_s \geq 10R$ ，則 $T \approx ?$

(A) $T \approx 0.7RC$


(B) $T \approx 1.4RC$

(C) $T \approx 2.2RC$

(D) $T \approx 2.8RC$



圖(10)



圖(11)

14. () 如圖(11)，係 CMOS 反閘無穩態多諧震盪器電路，若瞬間起動 $R \rightarrow C$ 正向充電，期初始狀態分別為 $X=0$ 、 $Y=1$ 、 $Z=0$ 端，試問充電後 X 、 Y 、 Z 狀態分別為何？

(A) $X=0$ 、 $Y=1$ 、 $Z=0$

(B) $X=0$ 、 $Y=1$ 、 $Z=1$

(C) $X=1$ 、 $Y=0$ 、 $Z=0$

(D) $X=1$ 、 $Y=0$ 、 $Z=1$


15. () 如圖(12)，當 $Start$ 信號由"1"變成"0"後，若輸入 $Clock$ 的頻率為 10kHz 之方波，下列敘述何者不正確？

(A) Q_0 輸出頻率為 2.5kHz


(B) 初始值為 1000

(C) Q_1 輸出波型之工作週期為 50%

(D) 為 4 模環形電路



圖(12)



圖(13)

16. () 如圖(13)所示為八位元右移移位紀錄器， D_{in} 為輸入右移資料。假設輸出八位元 a 至 h 為 00000000，當經過十個脈波(CKs)後，則輸出八位元 a 至 h 成為

(A) 00011111


(B) 10000000

(C) 00111111


(D) 11000000

113 學年度第二學期 數位邏輯設計 第三次段考

17. () 如圖(14)所示的計數電路，假設所有正反器輸出的初始值皆為 0，由 CLK 輸入 18kHz 工作週期為 50% 的時脈信號，在正常計數情況下，何者敘述正確？
- (A) 電路具除 10 作用 (B) Q2 輸出頻率為 2.25kHz
(C) Q4 輸出波形為方波 (D) Q0Q1Q2Q3Q4 不會輸出 11111 的狀態




圖(14)




圖(15)

19. () 在如圖(16)所示中，若 $D_{in} = 0$ ，且 $Q_A Q_B Q_C Q_D = 1111$ ，在經 3 個時序脈波輸入後，其輸出依序為何？
- (A) 0000 (B) 0001 (C) 0011 (D) 1010




圖(16)

20. () 在如圖(17)所示之暫存器中， $Q_2 Q_1 Q_0 = 000$ 、 $P_2 P_1 P_0 = 101$ ，串列輸入 $D_{in} = 1$ 。若 $\overline{\text{移位/載入}} = 0$ （載入），則在一連串的時序脈波輸入後，其輸出 $Q_2 Q_1 Q_0$ 為何？
- (A) 000 (B) 100 (C) 101 (D) 111



21. () 如圖(18)所示電路屬於下列何種類型的暫存器？




圖(18)

- (A) 串列輸入串列輸出 (SISO) (B) 串列輸入並列輸出 (SIPO)
(C) 並列輸入並列輸出 (PIPO) (D) 並列輸入串列輸出 (PISO)

113 學年度第二學期 數位邏輯設計 第三次段考


22. () 小明必須設計一個邏輯電路，目標是將時脈信號的頻率從 12MHz (f_{in}) 除頻為 2MHz (f_{out}) 如圖(19)所示為小明應用非同步計數器所設計的除頻器電路，其中， Q_2 為最高位元 (MSB)，而 Q_0 為最低位元 (LSB)，但 NAND 閘的輸入信號 $A_2A_1A_0$ 與正反器輸出信號 $Q_2Q_1Q_0$ 有尚未完成的連接關係假設所有正反器的 $PR = 1$ ，試問此電路中 $A_2A_1A_0$ 與 $Q_2Q_1Q_0$ 之連接關係式為何？



圖(19)

- (A) $A_2A_1A_0 = \overline{Q_2}Q_1Q_0$ (B) $A_2A_1A_0 = Q_2\overline{Q_1}\overline{Q_0}$ (C) $A_2A_1A_0 = Q_2\overline{Q_1}Q_0$ (D) $A_2A_1A_0 = Q_2Q_1\overline{Q_0}$

23. () 如圖(20)所示電路中，若將反及閘改接 Q_D 、 Q_C ，則其模數為何？



圖(20)

24. () 欲設一個同步 150 模計數器，至少需要幾個正反器？

- (A) 150 個 (B) 16 個 (C) 8 個 (D) 7 個

25. () 若需要產生一個 20% 工作週期之脈波信號，下列何種電路可以直接實現？

- (A) 5 位元的環型計數器(初始值 10000) (B) 5 位元同步式上數滿模計數器(初始值 00000)
(C) 5 位元非同步式上數滿模計數器(初始值 00000) (D) 5 位元偶強森計數器(初始值 00000)